Staff engineer functional verification
BarcelonaOFICINA DE TREBALL DEL SOC
...El vostre treball pot incloure modelatge d'alt nivell, UVM, depuració conjunta de HW/SW, suport d'acceleració de simulació Requisitos:Experiencia 10 años. • Mínim 10 anys d'experiència en l'àmbit rellevant de verificació de SoC o IP complexos • Experiència en SystemVerilog/UVM i SystemC/C++ • Experiència en [...]
Industria: Recursos Humanos